In den uniPHY-basierten externen Speichercontrollern wird die avl_clk Takt-Domäne von der Kalibrierungssequenzierungslogik verwendet. Sie wird nicht von der Avalon-MM-Schnittstelle oder von Logik im Zusammenhang mit dieser Schnittstelle verwendet. Die Avalon-MM-Schnittstelle nutzt die afi_clk Takt-Domain.
Welche Logik verwendet die avl_clk-Takt-Domain in uniPHY-basierten externen Speichercontrollern?
1
Disclaimer/Rechtliche Hinweise
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.