Artikel-ID: 000084692 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 29.01.2013

Warum meldet der TimeQuest Timing Analyzer zusätzlich zu den von mir benutzten acht zusätzlich generierten Taktfrequenzen für die Altera_PLL-Megafunktion?

Umgebung

  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei Designs, die die Altera_PLL-Megafunktion verwenden, zeigt der TimeQuest Timing Analyzer Report Clocks-Task zusätzlich acht weitere Takte an, die in Ihrem Design verwendet werden. Diese Taktfrequenzen stellen die acht Takte der VCO der PLL dar und werden für alle frakturierbaren PLLs gemeldet. Gerätefamilien, die die AltPLL-Megafunktion verwenden, haben keine frakturablen PLLs und melden diese zusätzlichen Taktfrequenzen nicht an. Die acht weiteren Takte haben die folgende Taktungskonvention:

    |fpll|vcoph[0..7]

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 15 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    Cyclone® V SE SoC-FPGA

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.