In Quartus werden die Ports csr_debugaccess und csr_burst_count Ports angezeigt, die von der DDR3 SDRAM Controller IP mit UniPHY generiert werden® II SoftwareVersion 11.0, wenn Sie die CSR-Option (Configuration and Status Register) aktiviert haben. Diese Ports werden exportiert, selbst wenn sie vom CSR-Port nicht unterstützt werden.
Sie können csr_debugaccess an 0 und csr_burst_count an 1 binden.
Die Definitionen dieser beiden Signale finden Sie im Dokument Avalon Interface Specification (PDF).
Die Ports werden in der zukünftigen Version der IP entfernt.