Artikel-ID: 000084678 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.05.2013

Was ist die unterstützte Frequenz für scanclk und mgmt_clk für die Megafunktionen Altera_PLL und Altera_PLL_RECONFIG?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Die unterstützte Frequenz für Scanclk- und mgmt_clk, die von den Megafunktionen Altera_PLL und Altera_PLL_RECONFIG verwendet wird, wird durch fDYCONFIGCLK im Datenblatt des jeweiligen Geräts.

fDYCONFIGCLK ist der dynamische Konfigurations-Takt.

Weitere Artikel

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.