Artikel-ID: 000084664 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 17.04.2013

Was ist die minimale Pulsbreite für Kalt- und Warm-Resets des Hard Prozessorsystems (nPOR, nRST) in Cyclone V-Geräten?

Umgebung

  • Zurücksetzen
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Die minimale Pulsbreite für Kalt- und Warm-Resets des Hard Prozessorsystems (nPOR, nRST) beträgt 6 schwingbare 1 (osc1) Taktzyklen auf Cyclone® V-Geräten. Der OSC1-Taktbereich beträgt 10 – 50 MHz.
    Lösung Diese Informationen werden zur nächsten Version des Cyclone V-Handbuchs hinzugefügt.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 2 Produkte

    Cyclone® V SE SoC-FPGA
    Cyclone® V SX SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.