Beschreibung
"Wenn der Dreifach-Speed-Ethernet-IP-Core mit mehreren Mastern verwendet wird und beide Master versuchen, gleichzeitig zu lesen, werden bei der zweiten Transaktion falsche Daten zurückgegeben."
Es besteht ein Problem mit dem Dreifachgeschwindigkeits-Ethernet-IP-Kern, wenn Transaktionen auf der Rückseite auftreten. Dieses Problem wird nur angezeigt, wenn mehrere Master auf diesen Kern zugreifen. Dieses Problem wird in einer späteren Version der Quartus® II Software behoben.
Das Problem könnte verhindert werden, indem eine benutzerdefinierte Komponente vor dem Dreifachgeschwindigkeits-Ethernet platziert wird, was eine Taktzyklus-Verzögerung zwischen rück- und rückversetzten Transaktionen hinzufügen würde.