Artikel-ID: 000084637 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum erhalte ich einen Cyclone Gerät LVDSCLKn Boundary-Scan Failure?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Möglicherweise erhalten Sie einen Cyclone® Gerät LVDSCLKn Boundary-Scan Failure, da CLK1& CLK3 beim Hochfahren deaktiviert sind, während CLK0 und CLK2 aktiviert sind. Wenn CLK1 oder CLK3 in einem Boundary-Scan-Test verifiziert werden muss, kann der Eingabepuffer der Taktstifte durch die Konfiguration mit CONFIG_IO Anweisung aktiviert werden.

Dies kann durch Anwendung der CONFIG_IO Anweisung nach dem Hochfahren vor Durchführung von Boundary-Scan-Tests vor der Konfiguration erfolgen. Siehe
MorphIO: Eine I/O-Neukonfigurationslösung für Altera Geräte (PDF) für weitere Informationen zur CONFIG_IO Anweisungen.

Wenn Sie beabsichtigen, diese CLK-Pins in Tests zum Boundary-Scan vor der Konfiguration zu testen, laden Sie die modifizierte Datei herunter. Cyclone BSDL-Dateien (Boundary-Scan Description Language) 1149.1.

Wenn sich diese CLK-Pins für Boundary-Scan-Tests nicht in der JTAG-Kette befinden müssen, verwenden Sie die neueste Cyclone 1149.1 BSDL-Dateien.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Cyclone® FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.