Diese Warnung wird bei der Implementierung der ALTLVDS_RX- oder ALTLVDS_TX Megafunktionen mit der externen PLL-Modusoption angezeigt, die für die Gerätefamilien Stratix® III, Stratix IV, Arria® II, HardCopy® III und HardCopy IV aktiviert ist.
Bei Verwendung der dedizierten SERDES, die in diesen Gerätereihen verfügbar sind, setzt die Quartus® II Software den kompensierten Takt automatisch auf die LVDS-Taktfrequenz/DIFFIOCLK, die als Hochgeschwindigkeits-Takt für die SERDES-Schaltkreise verwendet wird. Obwohl Sie den PLL-Betriebsmodus auf eine quellensynchrone Kompensation einstellen sollten, gibt es derzeit keine Option in der ALTPLL-Megafunktion, die kompensierte Uhr bei Verwendung dedizierter SERDES-Schaltkreise anzugeben.
Sie können diese Warnung sicher ignorieren. Es meldet, dass der kompensierte Takt für Ihr Design korrekt eingestellt wurde, wenn die ALTLVDS_RX oder ALTLVDS_TX Megafunktionen mit aktiviertem externem PLL-Modus verwendet werden.
Wenn Sie diese Warnung jedoch vermeiden möchten, können Sie die AltPLL-Variation-Datei bearbeiten, um den Ausgleich-Takt anzugeben.
Suchen Sie für VHDL nach dem compensate_clock Parameter im ALLGEMEINE KARTE Abschnitt und geben Sie " einLVDSCLK".
Suchen Sie für Verilog nach dem altpll_component.compensate_clock Parameter im Defparam Abschnitt und geben Sie " einLVDSCLK".