Aufgrund eines Problems bei der ALTDQ_DQS2-Megafunktion in der Quartus® II Software kann bei der Ausgabe des DQS-Logikblocks ein Fehler auftreten, der bei der Durchführung von PVT-Tests zu wahlfreien Lesefehlern führen kann. Ihr Design ist betroffen, wenn alle drei der folgenden Bedingungen zutreffen:
1. Das benutzerdefinierte Protokoll ist auf der Basis von "Tonableitung", wo die Bidirektionale Option Make Capture (Aufnahme erstellen) in der ALTDQ_DQS2 MegaWistelliger™ GUI aktiviert ist.
2. Der DQS-Enable-Block wird verwendet, wo die Option Use capture (Capture aktivieren) in der ALTDQ_DQS2 MegaWiqad-GUI aktiviert ist (gilt nur für Arria® V GZ und Stratix® V-Familien).
3. Wenn die Speicherfrequenz im betroffenen Bereich läuft:
• Cyclone® V E/GX/GT/SE/SX/ST & SoC: Alle Frequenzen
• Arria® V GX/GT/SX/ST & SoC: Alle Frequenzen
• Arria® V GZ: < 445 MHz
• Stratix® V (Geschwindigkeitsklasse -1/-2): <480 MHz
• Stratix® V (-3/-4 Geschwindigkeit): <445 MHz
Wenn Ihr Design betroffen ist, empfiehlt Altera die folgende Problemumgehung. Beachten Sie, dass das Quartus Software-Upgrade für die Problemumgehung erforderlich ist.
• Für Arria® V (außer GZ) und Cyclone® V: Upgrade auf Quartus Softwareversion 14.0 und neuer
• Für Arria® V GZ- und Stratix® V-Produktreihen: Upgrade auf Quartus Software Version 13.1 und neuer
Bitte beachten Sie die Problemumgehung in ALTDQ_DQS2_DQS_Logic_Block PDF-Datei für Ihre Anwendung.