Artikel-ID: 000084603 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.01.2015

Warum kann die Quartus® II-Software die Transceiver- Avalon Speicherzuordnungsschnittstellen einer CDR/CMU-PLL und eines reinen TX-Kanals eines Intel® Arria® 10-Geräts nicht automatisch zusammenführen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Quartus® II-Software unterstützt das automatische Zusammenführen von Transceiver Avalon® Speicherzuordnungsschnittstellen in Intel® Arria® 10 Geräten nicht. Es können Fitter-Fehler auftreten, wenn Ihr Design eine CDR/CMU-PLL und einen reinen TX-Kanal enthält, die zusammengeführt und in einem Transceiver-Kanal platziert werden können. Standardmäßig sind ein CDR/CMU-PLL und ein reiner TX-Kanal zwei verschiedenen Transceiverkanälen zugeordnet.

Lösung

Um dieses Problem zu umgehen, fügen Sie Ihrer Quartus® II-Einstellungsdatei (.qsf) die folgende Zuweisung hinzu:

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to "TX_Serial_Pin_Name"
set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to " <CDR/CMU PLL-Variationsname>|altera_xcvr_cdr_pll_a10:xcvr_cdr_pll_a10_0|twentynm_xcvr_avmm:inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst"

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_ CDR_PLL -to " <CDR/CMU PLL-Variationsname>|*"

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.