Artikel-ID: 000084603 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.01.2015

Warum kann die Quartus II Software den Transceiver Avalon Memory-Mapped-Schnittstellen einer CDR/CMU PLL und eines TX-reinen Kanals eines Arria 10 Geräts nicht automatisch zusammenführen?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Die Quartus® II Software unterstützt den Transceiver Avalon® Memory-Mapped Interface nicht automatisch in Arria® 10 Geräten. Möglicherweise treten Fehler auf, wenn Ihr Design eine CDR/CMU PLL und einen reinen TX-Kanal enthält, der konfisziert und in einen Transceiver-Kanal platziert werden kann. Standardmäßig werden eine CDR/CMU PLL und ein nur TX-Kanal zwei verschiedenen Transceiver-Kanälen zugeordnet.
Auflösung

Um dieses Problem zu umgehen, fügen Sie der Quartus II Settings File (.qsf) die folgende Zuweisung hinzu:

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL auf "TX_Serial_Pin_Name"
set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_CDR_PLL -to " |altera_xcvr_cdr_pll_a10:xcvr_cdr_pll_a10_0|twentynm_xcvr_avmm:inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst"

set_instance_assignment -name XCVR_RECONFIG_GROUP MERGE_TX_ CDR_PLL "|*"

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.