Kritisches Problem
Beschreibung
Wenn Sie ein hartes Prozessorsystem (HPS) in Qsys erstellen, zielt das auf ein Cyclone V SoC-Gerät mit dem U19-Paket und einer 484-poligen Anzahl, die folgenden Parametereinstellungen für das Multiplexing von Peripheriestiften in Qsys kann zu Kompilierungsfehlern führen:
- Wenn Sie eine Secure Digital/MultiMediaCard (SD/MMC) verwenden Controller mit acht Datenstiften in Ihrem Design, oder
- Wenn Sie den USB0-Controller aktivieren, oder
- Wenn Sie die warteschlangenfähige serielle Peripherieschnittstelle (QSPI) aktivieren Flash-Controller durch Einstellen von QSPI-Pin-Multiplexing auf HPS I/O-Set 1 und Einstellung des QSPI-Modus auf zwei Slaves Wählt (2 SS) oder mehr aus.
Lösung
Konzipierung Ihres HPS Qsys-Systems mit den folgenden Einschränkungen Im Hinblick auf:
- Pins MIXED1IO21, FLASHIO4, FLASHIO5, FLASHIO6, und FLASHIO7 sind im U19-Paket nicht verfügbar.
- Das U19-Paket unterstützt nur einen SD/MMC-Controller mit bis bis zu vier Daten-Pins.
- Aktivieren Sie den USB0-Controller nicht; das U19-Paket nicht unterstützen Sie den USB0-Controller. Aktivieren Sie stattdessen den USB1-Controller und den SDR-Modus verwenden.
- Aktivieren Sie den QSPI Flash-Controller mit HPS I/O Set 1 mit ein SS oder HPS I/O 0 mit einer beliebigen Anzahl von SS verwenden.