Artikel-ID: 000084523 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 31.03.2014

Warum sehe ich die h2f_rst_n Signalbehauptung in der HPS-Simulation nicht?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    Simulation
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems im Quartus® II Software BFM-Simulationsmodell ist die Behauptung, das "h2f_rst_n"-Signal treibt das "h2f_rst_n"-Signal nicht an. Dies führt zu unerwarteten Verbindungsverhalten und die Platform Designer-Interconnect-Logik wird nicht zurückgesetzt.

Dieses Problem betrifft nur die Simulation.

Lösung

Um dieses Problem zu umgehen, führen Sie die folgenden Schritte durch:

  1. Ändern Sie den Parameter "INITIAL_RESET_CYCLES" in der Datei "submodules/<qsys-system-name>_<HPS-instance-name>_fpga_interfaces.sv" auf mehr als 0.
  2. Weisen Sie die Taktfrequenz (f2h_axi_clk) der "h2f_reset_inst"-Instanz zu.

Simulationscode:
----------------
altera_avalon_reset_source #(
. ASSERT_HIGH_RESET(0),
. INITIAL_RESET_CYCLES(0) <====== (1) ändern "0" in 100 wie . INITIAL_RESET_CYCLES(100)
) h2f_reset_inst (
.reset(h2f_rst_n),
.clk(\'0) <======= (2) ändern \'0 in Taktsignal wie .clk(f2h_axi_clk)
);
----------------

Dieses Problem wurde in Quartus® II Softwareversion 14.0 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 5 Produkte

Cyclone® V SE SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SX SoC-FPGA
Arria® V SX SoC-FPGA
Arria® V ST SoC-FPGA

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.