Artikel-ID: 000084514 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 26.01.2015

Welche Zeiteinschränkungen muss ich für das Taktsignal anwenden, das aus dem internen MAX®10 generiert wird?

Umgebung

    Intel® Quartus® II Software
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Je nach Ihrer Konfiguration der internen Max-Konfiguration® sollten Sie eine der beiden timing-Einschränkungen unten anwenden:

Für eine Taktfrequenzeinstellung von 116 MHz:

create_clock -name test -period 116 MHz [get_pins -compatibility {<path to instancve>|int_osc_0|oscillator_dut|clkout}]

Für eine Taktfrequenzeinstellung von 55 MHz:

create_clock -name test -period 55 MHz [get_pins -compatibility {<path to instancve>|int_osc_0|oscillator_dut|clkout}]

Lösung

Diese Einschränkung wird in einer zukünftigen Version der Quartus® II Software automatisch hinzugefügt.

Dieses Problem wurde in Intel® Quartus® Softwareversion 15.0 behoben

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® MAX® 10 FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.