Artikel-ID: 000084504 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.02.2019

Warum wird das Signal pll_locked des Transceivers deassert, wenn rx_analogreset während der Simulation Cyclone® IV GX-Geräte bestätigt wird?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der Transceiver pll_locked Signal deasserts, wenn rx_analogreset während der Simulation von Cyclone® IV GX-Geräten aufgrund eines falschen Simulationsmodells bestätigt wird.

Der Transceiver rx_analogreset Signal setzt die MPLL fälschlicherweise zurück und führt dazu, dass das pll_locked Signal in der Quartus® II Software Version 9.1-SP2 deassert wird.

Zur Behebung dieses Problems stehen die folgenden Patches zur Verfügung:

Dieses Problem wurde in der Intel® Quartus® Prime Software v16.0 behoben.

Lösung

Dieses Problem wurde in Quartus Prime Software 16.0 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

เอฟพีจีเอ Cyclone® IV GX

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.