Beim Design eines DDR3-Controllers mit x4 DQS-Gruppen, die mit einem RDIMM verbunden sind, müssen Sie die DQ/DQS-Gruppierungen des Controllers mit den DQ/DQS-Gruppierungen in der RDIMM-Gerätespezifikation vergleichen.
Wenn das RDIMM beispielsweise ein Micron MT36JSF2G72PZ DIMM ist, unterscheiden sich die DQ/DQS-Gruppierungen zwischen dem DDR3-Controller und dem Funktionsdiagramm des RDIMM. Sie müssen sicherstellen, dass das DQS trotz des Namensunterschieds mit den entsprechenden DQ-Bits gruppiert ist.
Der DDR3-Controller verwendet die folgende DQ/DQS-Zuordnung:
DQS0 – DQ3:0
DQS1 – DQ7:4
DQS2 – DQ11:8
...
DQS15 - DQ63:60
DQS16 – DQ67:64 (CB3:0)
DQS17 – DQ71:68 (CB7:4)
Der 72-Bit RDIMM verwendet die folgende DQ/DQS-Zuordnung:
DQS0 – DQ3:0
DQS1 – DQ11:8
DQS2 – DQ19:16
...
DQS15 – DQ55:52
DQS16 – DQ63:60
DQS17 – CB7:4 (DQ71:68)
Die Zuordnung des DDR3-Controllers kann nicht geändert werden. Die DQ-Pins am FPGA können direkt mit den Pins am RDIMM-Anschluss mit den gleichen Namen verbunden werden. DQS0 und DQS17 entsprechen zwischen den beiden, aber DQS1 thru DQS16 müssen auf dem Mainboard neu zugeordnet werden. Die Zuordnung sollte wie folgt sein:
FPGA-Pin wird mit einem RDIMM-Anschlussstift verbunden
---------------------------------------------------------
DQS0 DQS0
DQS1 DQS9
DQS2 DQS1
DQS3 DQS10
DQS4 DQS2
DQS5 DQS11
DQS6 DQS3
DQS7 DQS12
DQS8 DQS4
DQS9 DQS13
DQS10 DQS5
DQS11 DQS14
DQS12 DQS6
DQS13 DQS15
DQS14 DQS7
DQS15 DQS16
DQS16 DQS8
DQS17 DQS17
Mit dieser Zuordnung werden die DQ-Bits mit den entsprechenden DQS-Bits im FPGA und im RDIMM gruppiert. Das Design sollte erfolgreich in der Quartus® II Software kompiliert und erfolgreich auf dem Mainboard kalibriert werden.