Artikel-ID: 000084498 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 22.08.2016

Warum sind die Taktbeschränkungen für ALTPLL falsch, wenn derive_pll_clocks verwendet wird?

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung Aufgrund eines Problems in der Quartus® Prime Software Version 16.0 und 16.0 Update 1 können Sie feststellen, dass der Phasenwert in den von derive_pll_clocks generierten Einschränkungen falsch ist. Dies tritt auf, wenn die ALTPLL-IP verwendet wird.
    Lösung Dieses Problem wurde mit der Quartus Prime Software Version 16.0 Update 2 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.