Artikel-ID: 000084453 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum wird der e0 Port nicht in meiner megaWistellig® generierten Altpll-Variation in der Quartus® II Softwareversion 4.0 implementiert?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Wenn Sie clock e0 im MegaWistelligen Plug-in-Manager wählen, wird der Port nur in der Block-Symboldatei geschrieben (.bsf). Wenn dies auftritt, ist kein Takt-e0-Port mit der PLL verbunden.

Dieses Problem wurde in der Quartus II Softwareversion 4.0 SP1 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Cyclone® FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.