Artikel-ID: 000084447 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 04.06.2013

Warum bleibt mein Projekt mit einer RLDRAM- oder QDR-Schnittstelle im Fitter stehen?

Umgebung

  • Intel® Quartus® II Software
  • RLDRAM 3 UniPHY Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus II-Software kann es vorkommen, dass die Kompilierung während der Fitter-Phase nie abgeschlossen wird, wenn Sie die Quartus® II-Software die Pins automatisch platzieren lassen. Dieses Problem wird dadurch verursacht, dass der Fitter bei Verwendung von RLDRAM II, RLDRAM III, QDR oder QDR II mehrere Strobe-Pins oder DM-Pins (Data Mask) von verschiedenen Schnittstellen in dieselbe x4 DQ/DQS-Gruppe einfügt.

    Lösung

    Um dieses Problem zu umgehen, platzieren Sie die Strobe-Pins und DM-Pins manuell in verschiedenen x4 DQ/DQS-Gruppen.

    Dieses Problem wurde in der Quartus® II-Softwareversion 13.0 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 18 Produkte

    เอฟพีจีเอ Arria® II GX
    เอฟพีจีเอ Arria® II GZ
    HardCopy™ IV GX ASIC-Geräte
    Stratix® III FPGAs
    เอฟพีจีเอ Stratix® IV E
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Stratix® V E
    HardCopy™ III ASIC-Geräte
    HardCopy™ IV E ASIC-Geräte
    เอฟพีจีเอ Arria® V GZ
    Arria® V ST SoC-FPGA
    Arria® V SX SoC-FPGA
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Arria® V GT
    เอฟพีจีเอ Arria® V GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.