Artikel-ID: 000084445 Inhaltstyp: Installation und Setup Letzte Überprüfung: 26.11.2014

Wie kann ich die Stratix® V-Intel FPGA IP für PCIe regenerieren?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Arria® V Hard IP für PCI Express* Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Problems in der Quartus® II Softwareversion 13.1 und früher wird der folgende Fehler möglicherweise beim Erneuten der IP für PCIe angezeigt, wenn Sie den IP-Parameter-Editor geöffnet haben, ohne dass Stratix® V FPGA Projekt geöffnet ist.

    Fehler: Simulationsmodell-Generierung fehlgeschlagen: <installationspfad>sopc_builder/bin/ip-make-simscript --spd=<sinstance path>/<instance name>.spd --output-directory=</ path>/<instance name>_sim

    Lösung

    Um dieses Problem zu umgehen, öffnen oder erstellen Sie ein Stratix V FPGA-Projekt, bevor Sie den IP-Parameter-Editor starten.

    Dieses Problem wurde in der Quartus II SoftwareVersion 13.1 behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Stratix® V FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.