Artikel-ID: 000084435 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 05.10.2015

Was ist die Latenz des Reed Solomon-II Kerns?

Umgebung

    DSP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die Latenz über den RS-II-Kern in Taktzyklen kann mit der folgenden Formel berechnet werden:

L= N 6,5CHECK 8

wobei N die Anzahl des Symbols pro Codewort und CHECK die Anzahl der Paritätssymbole ist.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 25 Produkte

เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® IV GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Arria® II GX
เอฟพีจีเอ Intel® Arria® 10 GX
เอฟพีจีเอ Arria® II GZ
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Intel® Arria® 10 GT SoC-FPGA
Cyclone® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Cyclone® V SE SoC-FPGA
เอฟพีจีเอ Cyclone® IV E
Arria® V SX SoC-FPGA
Arria® V ST SoC-FPGA
Intel® MAX® 10 FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.