Artikel-ID: 000084413 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 18.11.2011

Falsche Taktunsicherheit bei externen UniPHY-Speicherschnittstellen

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Eine Taktunsicherheit im Zusammenhang mit dem von DQS getakteten FIFO-Lese-Fehler kann zu ungenauer Einrichtung führen und Slack-Werte halten.

    Lösung

    Die Problemumgehung für dieses Problem besteht darin, die PHY -.sdc-Datei manuell zu bearbeiten. befindet sich im <variation_name>/constraints/ und fügen Sie die folgenden zwei Zeilen zu den Multicycle Constraints hinzu Abschnitt der Datei:

    set_max_delay -from *ddio_in_inst_regout* -0.05 set_min_delay -from *ddio_in_inst_regout* [expr - 0.05].

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® programmierbare Geräte

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.