Beschreibung
In Tabelle 2 von AN141 sind zwei SDRAM-Adresskonfigurationen angezeigt, 8x11 und 10x12. In jeder Konfiguration geben die Bits in der oberen Reihe die Zeilenadresse an, und die Bits in der unteren Zeile geben die Spaltenadresse an.
Die Adressbits des SDRAM-Controllers der EP SATA-Geräte werden immer in der folgenden Reihenfolge zugeordnet, beginnend mit Bit 2:
- Spaltenadresse
- Bankadresse
- Zeilenadresse
Lösung
Address-Bits 1..0 werden verwendet, um die Byte-Mask enable Pins DQM[3..0] zu decodieren.