Artikel-ID: 000084352 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 03.12.2012

In 40 GbE und 100 GbE MAC und PHY IP-Kernen meldet die Quartus II Software minimale Verletzungen der Pulsbreite für einige 10-Gbit/s PHY-Taktsignale

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

In 40 GbE und 100 GbE MAC- und PHY-IP-Kernen ist die Quartus II Software meldet Minimale Verletzungen der Pulsbreite für 10-Gbit/s PHY mit geringer Latenz entwickelt die folgenden Taktsignale:

x_top|sv_low_latency_phy_inst|sv_low_latency_phy_inst|sv_xcvr_low_latency_phy_nr_inst|sv_xcvr_10g_custom_native_inst|sv_xcvr_native_insts[0].gen_bonded_group_native.sv_xcvr_native_inst|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_stratixv_hssi_rx_pld_pcs_interface|pld10grxclkout~CLKENA0|outclk x_top|sv_low_latency_phy_inst|sv_low_latency_phy_inst|sv_xcvr_low_latency_phy_nr_inst|sv_xcvr_10g_custom_native_inst|sv_xcvr_native_insts[0].gen_bonded_group_native.sv_xcvr_native_inst|inst_sv_pcs|ch[1].inst_sv_pcs_ch|inst_stratixv_hssi_rx_pld_pcs_interface|wys|pld10grxpldclk
Lösung

Dieses Problem wurde in der 12.1 Quartus Softwareversion von dem IP-Kern.

Für die Version 12.0 des IP-Kerns ignorieren Sie bitte diese Pfade. Diese Mindestverstöße in der Pulsbreite gelten für falsche Pfade.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 2 Produkte

Stratix® IV FPGAs
Stratix® V FPGAs

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.