Beschreibung
Wenn Sie die Quartus® II Software v12.1sp1 FIFO Parametereditor verwenden, um einen DCFIFO zu generieren und dem synchronen Schaltkreis zu ermöglichen, das Aclr-Signal mit rclk oder wclk zu synchronisieren, indem Sie die Option "Add circuit to synchroniz the 'aclr' input to 'wrclk'/'rdclk'" aktivieren, sehen Sie möglicherweise den Wiederherstellungs- und Entfernungs-Timing-Pfad von aclr zu Synchronisierungsregistern, die vermutlich sicher durchtrennt werden.
Lösung
Fügen Sie den folgenden sdc-Befehl in der sdc-Datei hinzu, um den entsprechenden Zeitablauf manuell zu durchtrennen:
set_false_path -from [get_registers <aclr register name>] -to [get_registers <Synchronization registers name>]