Beschreibung
Nein, bei Stratix® III und Stratix IV-Geräten wird der Halbraten-Resynchronisierungs-Takt von einer DQ-Gruppe zur nächsten direkt im IOE kaskadiert. Daher dürfen Half-Rate-Datenpfade, die die Altera Altmemphy verwenden, nicht miteinander verschachtelt werden.
Diese Anforderung wirkt sich nicht auf Vollraten-Altmemphy-Datenpfade aus. Weitere Informationen finden Sie unter AN 435: Einsatz von DDR und DDR2 SDRAM in Stratix III und Stratix IV Geräten (PDF).