Artikel-ID: 000084329 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 21.01.2013

Gibt es ein bekanntes Problem mit dem Early Power Estimator (EPE)-Tool für Stratix® V-, Arria® V- und Cyclone® V-Geräte bei der Abschätzung der Off-Chip-Leistung für emulierte LVDS-I/O?

Umgebung

    Intel® Quartus® II Software
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Ja, es gibt ein bekanntes Problem mit den EpE-Toolversionen 12.1 (Early Power Estimator) und früheren Versionen für Stratix® V, Arria® V und Cyclone® V Geräte, bei denen die Off-Chip-Leistung (die im externen Widerstandsnetzwerk abgeführte Leistung) für emulierte LVDS-I/O-Pins nicht berechnet wird.

Lösung

Dieser Fehler wurde in EPE Version 13.0 behoben

Zugehörige Produkte

Dieser Artikel bezieht sich auf 16 Produkte

Acex® 1K
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.