Artikel-ID: 000084328 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 14.01.2013

Fehler: Fehler bei der Ausführung des Skripts generate_ed.tcl: <example design="">: Schnittstellen-seq_debug versucht, unbekannte Schnittstellen if0.seq_debug</example>

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® II Softwareversion 12.1 und neuer kann diese Fehlermeldung beim Generieren des Beispieldesigns für den DDR3-Controller mit UniPHY angezeigt werden, wenn der EMIF On-Chip Debug Toolkit-Schnittstellentyp auf Internal (JTAG) gesetzt ist.

Lösung

Die Problemumgehung besteht darin, die On-Chip-Debug-Einstellung von Internal (JTAG) zu Shared zu ändern. Dadurch wird eine Avalon® Slave-Schnittstelle generiert, die nicht angeschlossen werden muss.

Dieses Problem wurde in Intel® Quartus® Prime Software Version 13.0 behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 20 Produkte

Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Arria® II GZ
Stratix® III FPGAs
เอฟพีจีเอ Stratix® IV GX
เอฟพีจีเอ Stratix® IV GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® IV E
Cyclone® V SE SoC-FPGA

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.