Aufgrund eines Problems in der Quartus® II Softwareversion 12.0 und neuer können Altera PLL Megafunction-Instanzen PLL-Ausgabeuhren mit der doppelten erwarteten Frequenz erzeugen, wenn sie simuliert werden.
Hinweis: Dies ist nur ein Simulationsproblem.
Um dieses Problem zu beheben, führen Sie die folgenden Schritte durch:
- Öffnen Sie das generierte Simulationsmodell in einem Texteditor _sim/.
- Nach dem Text suchen
pll_vco_div
Aktualisieren Sie den
pll_vco_div
Parameter auf2
(möglicherweise fälschlicherweise festgelegt auf1
)
Zum Beispiel:
- Verilog:
_sim/.vo
Bevor:
_altera_pll_altera_pll_.pll_vco_div = 1,
Nach:
_altera_pll_altera_pll_.pll_vco_div = 2,
- VHDL:
_sim/.vho
Bevor:
pll_vco_div => 1,
Nach:
pll_vco_div => 2,
Dieses Problem beginnt mit der Quartus II Softwareversion 12.1.