Artikel-ID: 000084312 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 26.03.2013

Warum findet keine Zusammenführung von DSP-Blöcken statt?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Bei Verwendung der Gerätereihen Cyclone® V, Arria® V und Stratix® V darf die Quartus® II-Software keine unabhängigen Multiplikatoren zu einem oder zwei DSP-Blöcken zusammenführen.

Zum Beispiel:

Drei 9x9 unabhängige Multiplikatoren werden in drei DSP-Blöcke eingefügt, anstatt zu einem DSP-Block zusammenzuführen.

Zwei unabhängige 16x16-Multiplikatoren werden in zwei DSP-Blöcke eingefügt, anstatt zu einem DSP-Block zusammengeführt zu werden.

Drei unabhängige 18x18-Multiplikatoren werden in drei DSP-Blöcke eingepasst, anstatt in zwei DSP-Blöcken zusammengeführt zu werden.

Lösung

Die Zusammenführung unabhängiger Multiplikatoren wird automatisch wirksam, wenn die Quartus® II-Software unzureichende DSP-Blöcke auf dem Gerät oder innerhalb einer LogicLock-Region festgestellt hat.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 15 Produkte

เอฟพีจีเอ Arria® V GZ
Arria® V SX SoC-FPGA
Cyclone® V ST SoC-FPGA
Arria® V ST SoC-FPGA
เอฟพีจีเอ Arria® V GX
เอฟพีจีเอ Arria® V GT
เอฟพีจีเอ Cyclone® V E
เอฟพีจีเอ Stratix® V E
Cyclone® V SE SoC-FPGA
Cyclone® V SX SoC-FPGA
เอฟพีจีเอ Cyclone® V GT
เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V GT
เอฟพีจีเอ Cyclone® V GX
เอฟพีจีเอ Stratix® V GS

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.