Artikel-ID: 000084309 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 09.12.2013

Warum sehe ich einen schwerwiegenden Fehler in der Quartus II Software, nachdem ich meine Stratix III PLL-Ausgabe direkt an einen Geräte-Ausgabestift gesteckt habe?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Aufgrund eines Problems in der Quartus® II Softwareversion 13.1 und früher kann es zu einem schwerwiegenden Fehler führen, wenn Sie eine Stratix® III PLL Taktfrequenz direkt mit einem Geräte-Ausgabestift verbinden.

Lösung

Um diesen Fehler zu umgehen, entweder:

  • Entfernen Sie die Verbindung.
  • Verwenden Sie den PLL-Ausgabe-Takt, um eine DDIO-Ausgaberegisterstufe zu takten, bei der der data_h Port mit \'1\' verknüpft ist und der data_l Port mit \'0\' verbunden ist. Dies führt dazu, dass sich das Taktsignal über die DDIO-Ausgabestufe ausbreitet, aber die direkte Verbindung zum Stift entfernt.

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben werden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® III FPGAs

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.