Kritisches Problem
Beschreibung
Die folgenden Ausgabe-Ports wurden in Version 14.0 der Quartus II Software als "Quartus II" definiert: rx_st_eop, rx_st_err, rx_st_sop, rx_st_valid, tx_st_eop, tx_st_err, tx_st_sop, und tx_st_valid. Diese Ports sind als Vektoren in der 15.0 Version der Quartus II Software definiert.
Lösung
Diese Änderung hat keine Auswirkungen auf Verilog HDL. Für VHDL müssen Sie diese Ports möglicherweise neu als Vektoren definieren, indem Sie die std_logic_vector (0 downto 0) Version ab 15.0 verwenden.