Artikel-ID: 000084286 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 15.09.2014

Wie implementiere ich eine DSP-Funktion "One 18 x 19 Multiplication Summed with 36-Bit Input Mode" in einem Arria 10 Gerät?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung Um diese (oder andere) erweiterte Arria® 10 DSP-Konfiguration zu implementieren, sollten Sie die in der Quartus® II Software verfügbaren HDL-Vorlagen verwenden.
Lösung

Klicken Sie für eine Liste der verfügbaren Vorlagen mit der rechten Maustaste in einer VHDL- oder Verilog HDL-Datei und wählen Sie Vorlage einfügen.

Wählen Sie als nächstes VHDL- oder Verilog HDL und dann Volldesigns > arithmetischen > DSP-Funktionen > DSP-Funktionen für 20-nm-Geräte

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs
เอฟพีจีเอ Intel® Arria® 10 GT
เอฟพีจีเอ Intel® Arria® 10 GX
Intel® Arria® 10 GT SoC-FPGA

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.