Artikel-ID: 000084281 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 15.04.2014

Wann verwendet die UniPHY DDR3 IP einen I/O-Standard der SSTL-15 Klasse II?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Wenn der Parameter "UniPHY DDR3 PHY Settings" (Speichertaktfrequenz) über 800 MHz eingestellt ist, ist der Standard für DDR3-Schnittstellensignal-I/O auf SSTL-15 Class II eingestellt, um die Laufwerksstärke zu erhöhen. Die Speicherdatenpfad- und Taktsignale haben eine Output Termination Assignment der Serie 25 mit Kalibrierung.

    Diese Zuweisungen werden im standardmäßig unterstützten Fluss der Ausführung der _p0_pin_assignments.tcl-Datei nach Analyse und Synthese angewendet.

    Lösung

    Es wird dringend empfohlen, Mainboard-Level-Simulationen durchzuführen, um die Signalintegrität Ihrer DDR3-Schnittstelle zu überprüfen.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GS

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.