Artikel-ID: 000084275 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum passt mein Design nicht mit kaskadierten PLLs, die die Neukonfigurationsfunktion verwenden?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

In der Quartus® II SoftwareVersion 8.1 und früheren Versionen besteht ein Problem im Zusammenhang mit kaskadierten PLLs, die die Neukonfigurationsfunktion in Stratix® III, Cyclone® III und Stratix IV Geräte verwenden.

Der Softwarealgorithmus, der die PLL-Takt-Ausgänge entsprechend den geeigneten Zähler-Ausgängen in der PLL-Hardware neuzuordnungen, kann falsche Neuzuordnungsinformationen verwenden, wenn eine umkonfigurierbare Upstream-PLL in eine nachgelagerte PLL kaskadiert wird.  Wenn die Software eine falsche PLL-Clock-Ausgabe-Neuzuordnung durchführt, verhält sich das Design nicht wie erwartet, und die Kompilierung kann zu verschiedenen Symptomen führen, einschließlich einem No-Fit-Fehler oder einem softwareinternen Fehler.

Zur Behebung dieses Problems steht ein Patch in der Quartus II SoftwareVersion 8.1 zur Verfügung. Verwenden Sie mySupport, um Quartus II 8.1 Patch 0.28 für Windows oder Linux anzufordern und das Design mit dem installierten Patch neu zu kompilieren.

Dieses Problem wird voraussichtlich in einer zukünftigen Version der Quartus II Software behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 3 Produkte

Stratix® III FPGAs
Cyclone® III FPGAs
เอฟพีจีเอ Stratix® IV E

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.