Artikel-ID: 000084258 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 14.08.2013

Warum werden die folgenden Fehler angezeigt, wenn ich versuche, die PCIe Avalon-MM Root Port-Konfiguration zu simulieren?

Umgebung

  • Arria® V Hard IP für PCI Express* Intel® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Aufgrund eines Fehlers in den Quartus® II-Softwareversionen v12.1SP1 und früher erzeugt das automatisch generierte ModelSim-Setup-Skript® msim_setup.tcl Fehler des unten gezeigten Formats, wenn Stratix® V oder Arria® V GZ Hard IP Core für PCI Express® IP verwendet wird, der als Avalon® Memory-Mapped (Avalon-MM) Root-Port konfiguriert ist. Diese Fehler werden in ModelSim angezeigt, wenn das Setup-Skript verwendet wird, das sich im folgenden Verzeichnis befindet:

    <Qsys name>\simulation\mentor\msim_setup.tcl

    # ** Fehler: (vopt-7) Info-Datei "pcie_sv_hip_avmm_0/_info" konnte im Lesemodus nicht geöffnet werden.

    # Keine solche Datei oder kein solches Verzeichnis. (errno = ENOENT)

    # ** Fehler: ./.. submodules/altpcie_sv_hip_avmm_hwtcl.V(2354): Modul 'altpcietb_bfm_log_common' ist nicht definiert.

    # ** Fehler: (vopt-7) Info-Datei "pcie_sv_hip_avmm_0/_info" konnte im Lesemodus nicht geöffnet werden.

    # Keine solche Datei oder kein solches Verzeichnis. (errno = ENOENT)

    # ** Fehler: ./.. submodules/altpcie_sv_hip_avmm_hwtcl.V(2355): Modul 'altpcietb_bfm_req_intf_common' ist nicht definiert.

    # ** Fehler: (vopt-7) Info-Datei "pcie_sv_hip_avmm_0/_info" konnte im Lesemodus nicht geöffnet werden.

    # Keine solche Datei oder kein solches Verzeichnis. (errno = ENOENT)

    # ** Fehler: ./.. submodules/altpcie_sv_hip_avmm_hwtcl.V(2356): Modul 'altpcietb_bfm_shmem_common' ist nicht definiert.

    # ** Fehler: (vopt-7) Info-Datei "pcie_sv_hip_avmm_0/_info" konnte im Lesemodus nicht geöffnet werden.

    # Keine solche Datei oder kein solches Verzeichnis. (errno = ENOENT)

    # ** Fehler: ./.. submodules/altpcie_sv_hip_avmm_hwtcl.V(2357): Modul 'altpcietb_ltssm_mon' ist nicht definiert.

    # Optimierung fehlgeschlagen

    # Fehler beim Laden des Designs

    Lösung

    Das Problem tritt nur bei den eigenständigen IP-Simulationsskripten auf. Die automatisch generierte vollständige Testbench funktioniert ordnungsgemäß.

    Um dieses Problem zu umgehen, entfernen Sie die vier unten gezeigten Zeilen 2354 bis 2357 aus der Datei altpcie_sv_hip_avmm_hwtcl.v

    altpcietb_bfm_log_common bfm_log_common ( .dummy_out (bfm_log_common_dummy_out));
    altpcietb_bfm_req_intf_common bfm_req_intf_common ( .dummy_out (bfm_req_intf_common_dummy_out));
    altpcietb_bfm_shmem_common bfm_shmem_common ( .dummy_out (bfm_shmem_common_dummy_out));
    altpcietb_ltssm_mon ltssm_mon ( .dummy_out (ltssm_dummy_out), .ep_ltssm (5\'h0), .rp_clk (sim_pipe_pclk_out), .rp_ltssm (ltssmstate), .rstn (npor));

    Dieses Problem wird in einer zukünftigen Version der Quartus® II-Software behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 4 Produkte

    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Arria® V GZ

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.