Kritisches Problem
Die 40GbE- und 100GbE MAC- und PHY-IP-Kerne umfassen PHY-IP-Kerne vom MegaWistelligen Plug-in-Manager generiert. Bei der Neugenerierung der PHY IP-Kerne mit einer späteren Quartus II Software-Version können Sie möglicherweise nicht in der Lage sein, die bestehende MegaWistellige-generierte Datei zu öffnen und erneut zu erzeugen Es.
Dieses Problem wurde in der 12.1 Quartus Softwareversion von dem IP-Kern.
Für die Version 12.0 des IP-Kerns wurden Verilog-Dateien generiert vom MegaWistelligen Plug-in-Manager einen bekannten Header-Kommentar enthalten in der ersten Zeile der Datei, die der MegaWifilet erkennt. In die 12.0 Quartus II Softwareversion, PMA-Dateien, die von MegaWifiles generiert werden Der Plug-In-Manager wird mit einem Standard-Kommentarsatz angehängt, der nicht erkannt. Ändern Sie die Header der megaWistellig generierten Datei. damit die erste Zeile ein erkennbarer Kommentar ist, wie z. B.:
// megafunction wizard % %
Sie können dann die bestehenden MegaWistelligen generierten Geräte öffnen und regenerieren. Datei.
Die 40-GbE-PHY-IP-Synthese- und Simulationsdateien befinden sich Auf:
- (Synthesedateien) /alt_eth_40g/quartus_synth/rtl_src/phy/pma_sv/alt_e40_e4x10/alt_e40_e4x10.v
- (Simulationsdateien) /alt_eth_40g/sim_verilog/<SIMULATOR_NAME>/rtl_src/phy/pma_sv/alt_e40_e4x10/alt_e40_e4x10.v
Die 100-GbE-PHY-IP-Synthese- und Simulationsdateien befinden sich Auf:
- (Synthesedateien) /alt_eth_100g/quartus_synth/rtl_src/phy/pma_sv/alt_e100_e10x10/alt_e100_e10x10.v
- (Simulationsdateien) /alt_eth_100g/sim_verilog/<SIMULATOR_NAME>/rtl_src/phy/pma_sv/alt_e100_e10x10/alt_e100_e10x10.v
Beachten Sie, dass die <SIMULATOR_NAME> Variable bezieht sich auf Cadence, Mentor oder Synopsis. Die PHY-IP-Dateien müssen mit dem richtigen Header aktualisiert und im MegaWissed-In bearbeitet sowohl der Synthesedateisatz als auch der Dateisatz für den Simulator, den Sie verwenden. Aktualisieren der PHY-IP-Konfiguration in einer der Datei Sätze werden nicht automatisch in den anderen Dateisätzen angezeigt.