Beschreibung
Wenn Sie eine PLL in Arria® II, Cyclone® III, Cyclone IV, Stratix® III und Stratix IV-Geräte können Sie finden, wire_pll1_clk[X] nicht auf [X] zurückzuführen ist. Beispielsweise finden Sie möglicherweise, wire_pll1_clk[3] C3 im Bericht nicht verwendet. Dies ist zu erwarten, da der Taktgeber PLL-Ausgabe-Takte entsprechend den für das Taktnetzwerk erforderlichen Routing-Ressourcen platziert.
Wenn Sie wire_pll1_clk[X] dynamisch Phasenumschalten möchten, müssen Sie die Phasecounterselect für C[X] Zähler gemäß der Tabelle "Phase Counter Select Mapping" im Gerätehandbuch auswählen. Die phasecounterselect wird mit dem RTL-Code konsistent sein, die physische Zuordnung zu den Output-Counter-Positionen durch den Spieler ist ein Fehler.