Artikel-ID: 000084218 Inhaltstyp: Produktinformationen und Dokumente Letzte Überprüfung: 01.01.2015

Wie kann ich die Interrupt-Unterstützung für die reinen HLGPI[13:0] Pins aktivieren?

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die HLGPI[13:0] Eingabestifte des Cyclone® V SX-Geräts teilen sich pins mit dem HPS DDR-Controller. Die Pin-Position für diese GPI-Pins finden Sie in der entsprechenden Lösung.

Physisch sind die HLGPI[13:0] Signale mit GPIO2_porta_input[13:26] im HPS verbunden. Sie können das HLGPI so konfigurieren, dass Interrupts wie andere GPIO in DER GPIO2-Komponente generiert werden.

Um die GPIO-Interrupts zu konfigurieren, konfigurieren Sie die folgenden Register – gpio_inten, gpio_intmask, gpio_inttype_level und die gpio_int_polarity Register. Diese Register finden Sie in der Adresskarte für das Cyclone V HPS-Gerät auf der Webseite Cyclone V HPS Register Address Map and Definitions .

Lösung

.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Cyclone® V SX SoC-FPGA

1

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte es Widersprüche zwischen der englischsprachigen Version dieser Seite und der Übersetzung geben, gilt die englische Version. Englische Version dieser Seite anzeigen.