Artikel-ID: 000084185 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.11.2015

Beispieldesign-Schaltfläche generieren kann unter bestimmten Umständen eine Qsys-Fehlermeldung aufrufen

Umgebung

  • Intel® Quartus® Prime Pro Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Kritisches Problem

    Beschreibung

    Wenn einem Qsys-System aus dem Qsys-IP-Katalog eine Arria 10 EMIF-IP hinzugefügt wird, Das Hinzufügen von " Generate Example Design" (Beispieldesign generieren ) im IP-Parameter Der Editor kann dazu führen, dass die folgende Qsys-Fehlermeldung angezeigt wird: Das Beispiel Design kann nicht generiert werden, wenn Fehler auftreten. Die Fehler Erwähnt werden Konnektivitätsfehler auf Systemebene, die in den Qsys-Meldungen angezeigt werden Fenster; diese Fehler beziehen sich nicht auf das IP-Beispieldesign.

    Lösung

    Die Problemumgehung für dieses Problem besteht darin, das Beispieldesign zu generieren, indem Sie das EMIF IP-Parametereditor aus dem Quartus IP-Katalog.

    Dieses Problem wird in einer zukünftigen Version behoben.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    Intel® Arria® 10 FPGAs und SoC FPGAs

    Benötigen Sie weitere Hilfe?

    Support kontaktieren

    Disclaimer/Rechtliche Hinweise

    1

    Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.