Artikel-ID: 000084178 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 20.12.2013

Warum können zwei Center-PLLs nicht zwei verschiedene Speichercontroller mit UniPHY unten an einem Stratix V-Gerät ansteuern?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Die mittleren PLLs unten haben nur Zugriff auf ein PHYCLK-Netzwerk im Stratix® V-Gerät.

Lösung Wenn Sie Center PLLs verwenden müssen, um zwei externe Speicherschnittstellen zu steuern, verwenden Sie den PLL-Freigabemodus.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 4 Produkte

เอฟพีจีเอ Stratix® V GX
เอฟพีจีเอ Stratix® V E
เอฟพีจีเอ Stratix® V GS
เอฟพีจีเอ Stratix® V GT

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.