Artikel-ID: 000084142 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum erhalte ich eine Fehlermeldung, wenn ich versuche, die Ausgabe der Phase-Locked-Schleife (PLL) zum Takten des Embedded Logic Analyzer (ELA) zu verwenden? (SignalTap, PLL, ELA, Quartus)

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

Der folgende Fehler wird angezeigt, wenn Sie |altclklock: altclklock_component|pll Knoten als Eingabe-Takt zur ELA in der SignalTap-Datei (.stp):

"Automatische Entität: |bc_ela:bc_ela verbindet Port: clk mit einer Quelle:
||altclklock:altclklock_component|pll mit mehrere Ausgänge."

Um diesen Fehler zu vermeiden, müssen Sie entweder einen oder beide der folgenden PLL-Ausgabetakte auswählen:

  • |altclklock:altclklock_component|clock0
  • |altclklock:altclklock_component|clock1

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® programmierbare Geräte

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.