Artikel-ID: 000084129 Inhaltstyp: Fehlermeldungen Letzte Überprüfung: 12.02.2013

WARNUNG: altera_mem_if_sequencer_cpu_no_ifdef_params_sim_cpu_inst_test_bench/av_ld_data_aligned_unfiltered ist x

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • Simulation
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Bei der Simulierung von UniPHY-basierten Speichercontrollern wird möglicherweise die oben genannte Warnung angezeigt. Die Warnung wird durch zwei nicht initialisierte Registerdateien verursacht, auf die beim Start des Nios Sequencers im Speichercontroller versehentlich zugegriffen wird.

    Lösung

    Um diese Warnung zu beheben, implementieren Sie die folgende Problemumgehung:

    1) Öffnen Sie die altera_mem_if_sequencer_cpu_no_ifdef_params_sim_cpu_inst.v-Datei

    2) Fügen Sie für die beiden Instanzen von altsyncram folgende Zeile hinzu:

    the_altsyncram.intended_device_family = "STRATIXIV"

    Ändern Sie die intended_device_family in die verwendete FPGA Gerätefamilie (STRATIXIII, STRATIXIV usw.). Die Instanz sollte wie folgt aussehen:

    Altsyncram the_altsyncram (

    .address_a (Wraddress),

    .address_b (Rdaddress),

    .clock0 (Uhr),

    .data_a (Daten),

    .q_b (ram_q),

    .wren_a (Schlüssel) );

    Defparam

    the_altsyncram.address_reg_b = "CLOCK0",

    the_altsyncram.intended_device_family = "STRATIXIV",

    the_altsyncram.maximum_depth = 0,

    the_altsyncram.numword_a = 32,

    the_altsyncram.numword_b = 32,

    the_altsyncram.operation_mode = "DUAL_PORT",

    the_altsyncram.outdata_reg_b = "NICHT REGISTRIERT",

    the_altsyncram.ram_block_type = "AUTO",

    the_altsyncram.rdcontrol_reg_b = "CLOCK0",

    the_altsyncram.read_during_write_mode_mixed_ports = "DONT_CARE",

    the_altsyncramthe_altsyncram.width_b = 32,

    the_altsyncram.widthad_a = 5,

    the_altsyncram.widthad_b = 5;

     

    Dieses Problem wurde in Intel® Quartus® Prime Software Version 12.1.1 behoben

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 20 Produkte

    Cyclone® V SX SoC-FPGA
    เอฟพีจีเอ Cyclone® V GT
    เอฟพีจีเอ Stratix® V GX
    เอฟพีจีเอ Stratix® V GT
    เอฟพีจีเอ Cyclone® V GX
    เอฟพีจีเอ Stratix® V GS
    เอฟพีจีเอ Arria® V GZ
    Arria® V SX SoC-FPGA
    Cyclone® V ST SoC-FPGA
    Arria® V ST SoC-FPGA
    เอฟพีจีเอ Arria® V GX
    เอฟพีจีเอ Arria® V GT
    Stratix® III FPGAs
    เอฟพีจีเอ Stratix® IV GX
    เอฟพีจีเอ Arria® II GZ
    เอฟพีจีเอ Stratix® IV GT
    เอฟพีจีเอ Cyclone® V E
    เอฟพีจีเอ Stratix® V E
    เอฟพีจีเอ Stratix® IV E
    Cyclone® V SE SoC-FPGA

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.