Artikel-ID: 000084124 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Muss ich bei der Implementierung von ALTMEMPHY-basierter IP in Arria II GX-Geräten VREF-Pins der I/O-Bank verbinden, wo sich mem_clk Pins befinden?

Umgebung

  • Intel® Quartus® II Anmeldungs-Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Beschreibung

    Ja, Sie müssen die VREF-Pins der I/O-Bank verbinden, wo mem_clk Pins sich entweder an 0,75 V/0,9 V befinden, wenn ALTMEMPHY-basierte DDR3/DDR2 SDRAM IP in Arria® II GX-Geräten implementiert wird.

    Obwohl der Eingangspuffer des differentialen SSTL-Standards in Arria II GX-Komponente true differential ist und der VREF-Pin nicht benötigt wird, verwendet der imitische Eingabe-Feedback-Pfad (nur mem_clk) einen Single-Ended-Puffer. Daher müssen Sie sicherstellen, dass die VREF-Pin der I/O-Bank, an der sich die mem_clk Pins befinden, mit bis zu 0,75 V/0,9 V für die DDR3/DDR2 SDRAM-Schnittstelle betrieben wird.

    Zugehörige Produkte

    Dieser Artikel bezieht sich auf 1 Produkte

    เอฟพีจีเอ Arria® II GX

    Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.