Wenn ein anderes Taktsignal auf ein globales Netz im gleichen Design angewendet wird, ist der Während der Kompilierung treten folgende Fehler auf:
Error: "No fit found." Error: "Device requires too many (3/2) global clock signals."
Eine Arbeitsumgebung besteht darin, vor der Verwendung jeder invertierten Zelle eine Logikzellen einzufügen Uhr. Dies führt zu einem nicht-globalen Routing Ihrer Taktsignale, wird aber lassen Sie es dem Taktgeber zu, die entsprechenden Makrozellen mit dem entsprechenden Edge anzusteuern Auslösen.
Globale Taktlinien in einem APEX™ oder FLEX® Das Gerät wird auf LAB-by-LAB-Basis (Logic Array Block) invertiert.