Wie kann ich VHDL für einen Byte-fähigen true Dual-Port-RAM erstellen, um korrekte Inferenz während der Quartus II Synthese und korrektes Verhalten während der RTL-Simulation zu ermöglichen?

Aufgrund eines Problems in den Quartus® II Softwareversionen 11.0 und früher, ermittelt die Byte-fähige True Dual Port RAM VHDL Vorlage nicht korrekt eine RAM-Megafunktion in der Quartus II Synthese und simuliert kein korrektes Verhalten in der RTL-Simulation.

Um dieses Problem zu umgehen, machen Sie die folgenden Änderungen in der Byte-fähigen True Dual Port RAM VHDL-Vorlage:

• Ändern Sie die Deklaration von ram von signal zu shared variable.

• Fügen Sie die folgenden Zeilen nach der Deklaration von ram:

  attribute ramstyle : string;
attribute ramstyle of ram : variable is "no_rw_check";

• Ändern Sie den Bediener für alle Zuweisungen in ram von <= zu :=.

Laden Sie eine Version der Vorlage mit den notwendigen Änderungen über den folgenden Link herunter:

• byte_enabled_true_dual_port_ram.vhd

Die Byte-fähige True Dual Port RAM VHDL Vorlage soll in einer zukünftigen Version der Quartus II Software behoben werden.