Artikel-ID: 000084106 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 10.06.2015

CRA-Interrupt-Ports, die in Arria 10 Hard IP for PCI Express IP Core sichtbar sind, wenn der CRA-Parameter deaktiviert ist

Umgebung

    Intel® Quartus® II Anmeldungs-Edition
    PCI Express*
    Interrupt
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Kritisches Problem

Beschreibung

Wenn Sie die Arria 10 Hard IP für PCI Express IP Core mit Avalon-MM konfigurieren Schnittstelle oder Avalon-MM-DMA-Schnittstelle und mit dem Steuerungsregister Aktivieren access (CRA) Avalon-MM Slave-Port-Parameter deaktiviert, die CraIrq_o Interruptsignal und in Avalon-MM-Varianten: RxmIrq_<n> Interrupt-Signale, sollte auf der obersten Ebene nicht sichtbar sein. Die Signale sind jedoch verfügbar.

Lösung

Dieses Problem hat keine Problemumgehung. Sie können diese Interrupt-Signale ignorieren. Dieses Problem ist in Version 15.0 der Arria 10 Hard IP für PCI Express IP Core behoben.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Intel® Arria® 10 FPGAs und SoC FPGAs

1

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.