Artikel-ID: 000084102 Inhaltstyp: Fehlerbehebung Letzte Überprüfung: 11.09.2012

Warum zeigen die Ausgabedaten meiner Stratix® II DCFIFO-Megafunktion Xs in einer Zeitsimulation?

Umgebung

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Beschreibung

In der Gate-Level-Timing-Simulations-Netzliste, die von der Quartus® II Software Version 5.0 für Simulationstools von Drittanbietern generiert wird, ist ein bekanntes Problem vorhanden. Dieses Problem hindert Ihr Simulationstool daran, die richtigen Werte für die Ausgabe einer DCFIFO-Megafunktion anzuzeigen.

Dieses Problem wurde ab Version 5.1 der Quartus II Software behoben.

Sie können sich auch an Altera technischen Support für Patch-Nummer 1.29 für die Quartus II SoftwareVersion 5.0 SP1 wenden.

Zugehörige Produkte

Dieser Artikel bezieht sich auf 1 Produkte

Stratix® II FPGAs

Benötigen Sie weitere Hilfe?

Support kontaktieren

Disclaimer/Rechtliche Hinweise

1

Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.

Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.