Kritisches Problem
Dieses Problem betrifft LPDDR2-Produkte.
Aufgrund vorläufiger Timing-Modelle, LPDDR2-Schnittstellen auf Arria Bei V SoC-Geräten kann das postamble Timing im Bericht DDR ausfallen.
Die Problemumgehung für dieses Problem besteht darin, das postamble Timing zu ignorieren Fehler.
Dieses Problem wird in einer zukünftigen Version behoben.
1
Alle Posts und die Nutzung der Inhalte auf dieser Website unterliegen den Intel.com Nutzungsbedingungen.
Der Inhalt dieser Seite ist eine Kombination aus menschlicher und computerbasierter Übersetzung des originalen, englischsprachigen Inhalts. Dieser Inhalt wird zum besseren Verständnis und nur zur allgemeinen Information bereitgestellt und sollte nicht als vollständig oder fehlerfrei betrachtet werden. Sollte eine Diskrepanz zwischen der englischsprachigen Version dieser Seite und der Übersetzung auftreten, gilt die englische Version. Englische Version dieser Seite anzeigen.