Beschreibung
Bei der Simulierung eines Designs, das ein
DCFIFO Oder LPM_FIFO_DC Funktion aufgrund des inhärenten Designs der Funktion. Die Schaltkreise im Design, die die Taktdomäne übersetzen, werden mit Verletzungen der Einrichtung gekennzeichnet, die Sie sicher ignorieren können.Die Art, um zu erkennen, ob die gemeldeten Setup-Verletzungen von der DCFIFO bzw LPM_FIFO_DC . Funktion stammen, erfolgt über den mit dem Fehler gekennzeichneten Hierarchieweg. Sie können Fehler sicher ignorieren, bei denen Quelle und Ziel separate Takte (Lese- und Schreib-Takt für die FIFO) haben. In der Regel zeigen diese Pfade auf den Hierarchiepfad *dcfifo*dffpipe* (wobei die Sternchen Variablen sind). Allerdings sollten Sie Verletzungen der Einrichtung anderer Hierarchiepfade untersuchen.