In der Quartus® II Software Version 7.1 gibt es bekannte Probleme mit den AltMEMPHY-Zeitbeschränkungsdateien (im SDC-Format). Diese Probleme beeinflussen den zeitlichen Abschluss für Stratix® II Designs, bei denen mehrere Speichercontroller mit der Option Dedizierte PLL-Taktausgänge verwendet werden, um die Speichertaktoption zu aktivieren . Um eine korrekte Timing-Analyse für mehrere DDR-Controller (oder ALTMEMPHY-Instanziierungen) durchzuführen, fügen Sie Ihrem Projekt eine zusätzliche SDC-Datei hinzu, die die Taktfrequenzen für alle Instanziierungen korrekt einrichtet.
Im unten stehenden Beispiel hat ein Design zwei DDR2/DDR High Performance Controller MegaCore-Instanzen® mit Wrapper-Namen von Core1 und Core2. Der MegaWistellige® Plug-in-Manager erstellt zwei Dateien, core1_phy_ddr_timing.sdc und core2_phy_ddr_timing.sdc , um die Speicherschnittstellen einzuschränken. Wenn Ihr Design die ALTMEMPHY-Megafunktion direkt (mit Ihrem eigenen Controller) instanziiert, enthalten die Dateinamen nicht den _phy Teil der Dateinamen.
Das Design erfordert eine neue SDC-Datei namens altemphy_general.sdc, die die folgenden Beschränkungen enthält:
set pll_inclk *core1_phy_alt_mem_phy_sii_inst|clk|*|altpll_component|pll|inclk\[0\]
foreach_in_collection c [get_pins -compatibility_mode ] { }
set pll_ref_clk [get_node_info -name ]
create_clock -period 10.000
set pll_inclk *core2_phy_alt_mem_phy_sii_inst|clk|*|altpll_component|pll|inclk\[0\]
foreach_in_collection c [get_pins -compatibility_mode ] { }
set pll_ref_clk [get_node_info -name ]
create_clock -period 10.000
Dieses Beispiel zeigt zwei Instanziierungen des Controllers/der PHY. Erstellen Sie für Ihr Design eine ähnliche SDC-Datei, die die Taktfrequenzen korrekt einschränkt. Ändern Sie für jeden Controller/PHY den Namen in den oben genannten SDC-Befehlen, um ihrem Instanziierungsnamen anzupassen, und ändern Sie den Taktzeitraum in der create_clock Zeile, um den Zeitraum des Referenztakts, der der ALTMEMPHY-Megafunktion zur Verfügung gestellt wird, anzupassen. Wiederholen Sie bei Designs mit mehr als zwei Instanziierungen die 4 Zeilen, die für jede Instanz erforderlich sind.